



SYLLABUS PREDMETA

Opći podaci o predmetu

Naziv predmeta:	Logička algebra i digitalni automati
Šifra predmeta u ISVU-u:	38251
Studij i smjer pri kojem se izvodi predmet:	Mehatronika
Nositelj(i) predmeta:	mr.sc. Vedran Vryoubal
Suradnik pri predmetu:	
ECTS bodovi:	4
Semestar izvođenja predmeta:	4
Akademска godina:	2022/2023
Uvjetni predmet polaganja ispita:	-
Nastava se izvodi na stranom jeziku:	Ne
Ciljevi predmeta:	<p>Programom predmeta student usvaja znanja iz logičke algebre i digitalnih automata.</p> <p>Student usvaja znanja binarnoj logici, Booleovim teoremmima, minimizaciji logičkih funkcija, strukturama memorijskih elemenata.</p> <p>Zastupljena su znanja o kombinacijskim i sekvenčajnim sklopovima, te o postupku sinteze sklopova.</p> <p>Student je upoznat sa osnovama VHDL jezika.</p>

Ustrojstvo nastave

Vrsta nastave	Broj sati tjedno:	Broj sati semestralno:	Obveze studenata po vrsti nastave:
Predavanja:	2	30	Pismeni i usmeni ispit
Vježbe (auditorne):	0	0	-
Vježbe (laboratorijske):	2	30	Pripreme za laboratorijske vježbe
Seminarska nastava:	0	0	-
Terenska nastava:	0	0	-
Ostalo:	0	0	-
UKUPNO:	4	60	

Praćenje rada studenata te povezivanje ishoda učenja i provjere znanja

Formiranje ocjene tijekom provedbe nastave: (odrediti ishode učenja – od najmanje 5 do najviše 10)	ISHODI UČENJA (Isti ishod učenja ne smije se provjeravati kroz više elemenata formiranja ocjene)	ELEMENTI FORMIRANJA OCJENE (prema strukturi ECTS bodova: kolokvij, blic test, praktični radovi, aktivnost studenata, ...)	BODOVI ELEMENATA OCJENE
	I 1:koristiti binarnu logiku i Booleove teoreme	10% ispita	Pismeni ispit: 40 Usmeni ispit: 40 Laboratorijske vježbe: 20
	I 2:minimizirati logičke funkcije korištenjem raznih minimizacijskim metoda	10% ispita	
	I 3:sintetizirati kombinacijski sklop	20% ispita	
	I 4:sintetizirati sekvenčajni sklop	20% ispita	
	I 5:minimizirati memoriju	20% ispita	
	I 6:konstruirati logički sklop korištenjem VHDL jezika	20% ispita	
	I 7:		
	I 8:		
	I 9:		



SYLLABUS PREDMETA

	I 10:	
Alternativno formiranje konačne ocjene	ili alternativno formiranje konačne ocjene: I1 - I6	Ukupno: 100 bodova
Kompetencije studenata:	Sposobnost korištenja binarne logike i Booleovih teorema za opis ponašanja diskretnih sustava, postupcima minimizacije optimizirati digitalni sklop, te opisati digitalni sklop korištenjem VHDL jezika.	

Uvjeti dobivanja potpisa:	100% izvršene laboratorijske vježbe i pohađanje nastave >= 50%
Uvjeti za izlazak na ispit:	Izvršene obveze iz nastave
Bodovna skala ocjenjivanja:	Prema Pravilniku o ocjenjivanju Veleučilišta u Karlovcu, članak 9, stavak 5: 90-100 - izvrstan (5) (A) 80-89,9 - vrlo dobar (4) (B) 65-79,9 - dobar (3) (C) 60-64,9 - dovoljan (2) (D) 50-59,9 - dovoljan (2) (E) 0-49,9 - nedovoljan (1) (F)

Struktura ECTS bodova predmeta

Pridijeljena vrijednost ECTS bodova predmetu je odraz opterećenja studenta u procesu usvajanja gradiva. Pri tome su uzeti u obzir sati nastave, relativna težina gradiva, opterećenje pripreme ispita, kao i sva ostala opterećenja kako slijedi:

Aktivnost (redovitost) studenata	Seminarski rad	Esej	Prezentacija	Kontinuirana provjera znanja (Blic testovi)	Praktični rad
					20
Samostalna izrada zadatka	Projekt	Pismeni ispit (kolokvij)	Usmeni ispit	Ostalo	
		40	40		

Pregled nastavnih jedinica po tjednima s pripadajućim ishodima učenja

Tjedan	Tema predavanja i ishodi učenja:	Tema vježbi i ishodi učenja:
1.	Binarna logika	Što je binarna logika?
2.	Teoremi Booleove algebре	Koji su osnovni teoremi logičke algebре?
3.	Minimizacija funkcija	Kako minimizirati logičku funkciju?
4.	Minimizacija funkcija	Kako minimizirati logičku funkciju?
5.	Izvedbe standardnim funkcijama	Što su ekvivalentne logičke funkcije?
6.	Kombinacijski sklopovi	Što su kombinacijski sklopovi?
7.	Kombinacijski sklopovi	Što su kombinacijski sklopovi?
8.	Memorijski elementi	Što su memorijski elementi?
9.	Sekvencijski sklopovi	Što su sekvencijski sklopovi?
10.	Digitalni sinkroni automat – opis, unutarnja stanja	Što je sinkroni digitalni automat?
11.	Digitalni sinkroni automat – sinteza	Kako sintetizirati sinkroni automat?
12.	Asinkroni automat	Što je asinkroni digitalni automat?
13.	Ekivalentnost stanja	Što su ekvivalentna stanja automata?
14.	Minimizacija memorije	Kako minimizirati memoriju?
15.	Uvod u VHDL	Što je VHDL? Kako u VHDL-u opisati digitalni sklop?

Literatura

LITERATURA (osnovna / dopunska):
dr.sc. Uroš Peruško, dr.sc. Vlado Glavinić: Digitalni sustavi, Školska knjiga, Zagreb 2005.
Zoran Vrhovski, mag.ing.el.techn.inf., mr.sc.Ivan Šumiga: Digitalna tehniku – Zbirka riješenih zadataka,



SYLLABUS PREDMETA

dr. Mladen Tkalić: Digitalni automati; Sveučilište u Zagrebu; 1991.

R.J. Tocci, N.S. Widmer, G.L. Moss: Digital systems, Principles and Applications; Pearson International; 2007

D.D. Givone: Introduction to switching theory; McGraw-Hill, 1970.

M.P. Marcus: Swicthing Circuits for Engineers; Prentice-Hall; 1975.

Ispitni rokovi u akad. godini: 2022/2023

Ispitni rokovi:	(Prema planu ispitnih rokova studija)
-----------------	---------------------------------------

Kontakt informacije

1. Nastavnik	mr.sc. Vedran Vyroubal
e-mail:	vedran.vyroubal@vuka.hr
Vrijeme i mjesto održavanja konzultacija:	U semestru predavanja, četvrtkom u 10:00 Veleučilište u Karlovcu, Meštovićeva 10, kabinet M109
2. Nastavnik	
e-mail:	
Vrijeme i mjesto održavanja konzultacija:	